CMOS Design of a Multi-input Analog Multiplier

از لینک زیر مقاله CMOS Design of a Multi-input Analog Multiplier به همراه فایل شبیه سازی Hspice انرا میتوانید دریافت نمایید . 490,000 ریال – خرید نهایی کردن خرید مورد به سبد خرید اضافه شد (بیشتر…)

Low Power CMOS Charge Sharing Dynamic Latch Comparator using 0.18μm Technology

از لینک زیر مقاله Low Power CMOS Charge Sharing Dynamic Latch Comparator using 0.18μm Technology به همراه فایل شبیه سازی Hspice انرا میتوانید دریافت نمایید .   550,000 ریال – خرید نهایی کردن خرید مورد به سبد خرید اضافه شد Abstract This paper discusses the design and analysis of a latching comparator using charge sharing circuit topology for low power and high speed. This topology combines the good features of the resistive dividing comparator and the differential current sensing comparator. This design will be focusing on the...

Design and realisation of Low leakage 1-bit CMOS based Full Adder Cells for Mobile Applications

برای اکثر مقیاس های ابزار های cmos (مثلا 180nm) اتلاف توان نشتی برای طراحان مدارات VLSI یک مساله مهم شده است.با مقیاس بندی شدن تکنولوژی در رژیم های نانومتری توان اتلافی نشتی ومصونیت نویز استاندارد های مهمی در مقایسه با توان اکتیو، تاخیر و مساحت می باشند.در این پروژه سلول تمام جمع کننده با نشتی پایین برای ادوات سیار طراحی شده است. در سالیان اخیر نمونه های مختلفی از گیت های منطقی مختلف برای پیاده سازی سلول جمع کننده یک...

Device and circuit-level performance of carbon nanotube field-effect transistor with benchmarking against a nano-MOSFET

نانو لوله‌های کربنیCNTs، می‌توانند به عنوان لایه‌های ورقه‌ای گرافن پیچیده شده در یک سیلندر تو خالیِ بدون درز، در نظر گرفته شوند.به دلیل نانو ساختارهای منحصر به فرد و ویژگی‌های فیزیکی عالی آنها ،CNT ها در طول دهه گذشته، به عنوان یکی از بهترین مواد کاندید و نوید بخش، برای جایگزینی با الکترونیک سیلیکونی به شمار می‌روند. (بیشتر…)

Forward Body Biased Adiabatic Logic for Peak and Average Power Reduction in 22nm CMOS

از لینک زیر مقاله Forward Body Biased Adiabatic Logic for Peak and Average Power Reduction in 22nm CMOS را همراه با شبیه سازی و ترجمه و گزارش مختصر آن را میتوانید خریداری نمایید . این مقاله مربوط به سال 2014 میباشد Abstract: Quantum mechanical principles that govern the basic laws of physics increasingly limit CMOS operation with transistor scaling. Traditional logic based CMOS circuits cannot achieve ultra-low power levels due to heat dissipated for a single bit loss of information as represented...

Design and evaluation of variable stages pipeline processor with low-energy techniques

از لینک زیر میتوانید مقاله Design and evaluation of variable stages pipeline processor with low-energy techniques همراه با شبیه سازی آن در محیط hspice را خریداری نمایید . 560,000 ریال – خرید نهایی کردن خرید مورد به سبد خرید اضافه شد (بیشتر…)

Low Power Designs of XOR and XNOR Standard Cells

از لینک زیر میتوانید مقاله Low Power Designs of XOR and XNOR Standard Cells همراه با شبیه سازی آن در محیط hspice را خریداری نمایید . 590,000 ریال – خرید نهایی کردن خرید مورد به سبد خرید اضافه شد (بیشتر…)

Four Phase Clocking Rule for Energy Efficient Digital Circuits – An Adiabatic Concept

از لینک زیر میتوانید مقاله Four Phase Clocking Rule for Energy Efficient Digital Circuits - An Adiabatic Concept همراه با فایل شبیه سازی آن در محیط hspice را خریداری نمایید . 600,000 ریال – خرید نهایی کردن خرید مورد به سبد خرید اضافه شد (بیشتر…)

Redesigned CMOS (4; 2) compressor for fast binary multipliers

از لینک زیر میتوانید مقاله Redesigned CMOS (4; 2) compressor for fast binary multipliers همراه با فایل شبیه سازی hspice آنرا خریداری کنید . 660,000 ریال – خرید نهایی کردن خرید مورد به سبد خرید اضافه شد قسمت یازدهم و دوازدهم از مجموعه آموزش های ابزارهای کاربردی هوش مصنوعی در قسمت یازدهم به ساخت انیمیشن با هوش مصنوعی و در قسمت دوازدهم به آموزش نحوه زیر نویس و ترجمه فیلم... بیشتر قسمت هشتم ، نهم...

Low Voltage, Double-Edge-Triggered Flip Flop

Double-edge-triggered flip flops (DETFFs) are recognized as power-saving flip flops. We study the same from a low voltage perspective [1-1.5V]. We combine a medium-to-high voltage, plain-MOS-style DETFF technique with a clock-skew technique to derive a new DETFF that is suited to low voltages. Speedwise, our result outperforms existing static DETFFs convincingly in the low voltage range. Powerwise, our flip flop beats others for dynamic input in the lower half of the same range.The dynamic counterpart of our static circuit also...

Designing Dynamic Carry Skip Adders: Analysis and Comparison

Carry Skip Adders جمع کردن یکی از عملکردهای مهم درتمام سیستم های پردازش دیتا در دنیا می باشد.به دلیل اهمیت ومعروفیت جمع در سالهای قبل آلگوریتم های جمع و پیاده سازی مدارهای متناظر مناسب مورد توجه بوده است.در این مقاله جمع گر با چهار روش پیاده سازی می شود که عبارتند از: دومینوی استاندارد دومینوی بی پا هایبرید D3L جمعگرهای 8,16,32و64 بیتی بر مبنای دومینوی بی پا و D3L درپردازشگر ST میکروالکترونیک 45 نانو متر , 1ولت ودرD3L از روش هایبریدی جدید...

Low Power 3-2 and 4-2 Adder Compressors Implemented Using ASTRAN

کمپرسور جمع کننده برای پیاده سازی مدارات محاسباتی مانند مالتی پلکسرها و واحدهای پردازش سیگنال دیجیتال بکار می روند . از لینک زیر میتوانید مقاله Low Power 3-2 and 4-2 Adder Compressors Implemented Using ASTRAN‚ همراه با گزارش فارسی ترجمه و فایل شبیه سازی hspice آنرا خریداری کنید . (بیشتر…)

Highly Robust and Sensitive Charge Transfer Sense Amplifier for Ultra Low Voltage DRAMs

از لینک زیر میتوانید مقاله Highly Robust and Sensitive Charge Transfer Sense Amplifier for Ultra Low Voltage DRAMs همراه با گزارش فارسی ترجمه و فایل شبیه سازی hspice آنرا خریداری کنید. این مقاله مربوط به ieee و چاپ شده در سال 2013 میباشد . DRAMs Author(s) Choongkeun Lee Yonsei Univ., 134 Shinchon-dong, Seodaemun-gu, Seoul, Korea Hongil Yoon Published in: Quality Electronic Design (ASQED), 2013 5th Asia Symposium on Date of Conference: 26-28 Aug. 2013 Page(s): 227 - 232 Print ISBN: 978-1-4799-1312-1 INSPEC Accession Number: 13886846 ...